設計中，FPGA與ARM采用存儲器+中斷的連接方式，將FPGA映射到ARM的存儲空間，ARM 與FGPA的通信如同ARM對存儲器寫入、讀取數據。此外，FPGA可以通過外部中斷請求ARM處理某些事件。

地址譯碼模塊設計

根據ARM的總線時序在FPGA中設計相應的接口程序是實現ARM 與FPGA綜合設計的關鍵。ARM的總線讀時序，當ARM要從FPGA中讀取數據時，首先地址總線有效，經過時間Tacs后，段選信號nGCS有效，此時 FPGA進行地址鎖存并譯碼產生相應模塊的讀使能信號，經過時間Tcos后，讀信號nOE為低電平，FPGA至少要在讀信號 nOE為低電平期間將數據放到數據總線上，設計中采用一個地址只能作為ARM讀或者寫數據地址，因此當段選信號和地址信號都有效時FPGA就將數據放到總線上，也不會產生沖突。讀信號有效時間為Tacc+Tacp，之后段選信號nGCS無效，此時釋放數據總線;等到ARN釋放地址總線，就完成了ARM讀取數據的操作。